• 検討リスト

    • 0

仕事NoT-ES24-0793931

【デジタルIC設計エンジニア】@駅東・博多駅より徒歩すぐ

派遣・受託業務
大手・有名企業
50代・60代活躍中
駅から徒歩5分以内
6ヶ月以上
残業少なめ(20H以下)

デジタル回路設計エンジニアデジタルFED設計経験歓迎!開始希望日をお知らせ下さい!Verilog-HDL、SysteVerilog回路設計経験歓迎!

  • 仕事内容
  • デジタルFED設計
    ◆顧客要求仕様書→機能仕様書及び実装仕様書経験→デザインレビュー◆設計した回路(プログラム)の静的確認◆設計仕様書からBbox検証項目、実装仕様書からWBOX検証項目作成経◆コードカバレッジ検証、検証結果デザインレビュー◆環境:Synipsys社のSpyGlass、Verilog-HDL、SysteVerilog Synoosys VCS or Cadence Xcelium、HDLデバッカ(Synopsys社Verdi3)
  • 給与
  • 時給 2200円 ~2400円
    月収例 352000円~384000円+残業代
    交通費全額支給 当社規定に基づき支給
  • 時間
  • 09:00~18:00 実働 08:00 休憩 01:00
    残業  月 0 ~ 20時間
  • 曜日・日数
  • 月 火 水 木 金 週5日
  • 就業期間
  • 相談可 2025年01月上旬~
    契約更新のある長期のお仕事です
  • 勤務地
  • 福岡県福岡市博多区 JR鹿児島本線(門司港−八代) 博多 徒歩5分
  • 車通勤
  • 不可
  • 職種
  • 設計開発・試作・実験(電気・電子系)
    その他 ものづくり関連
  • 募集人数
  • 1名

募集条件

  • 実務経験
  • 【必須】◆デジタルFED設計の実務経験ある方【歓迎】※以下の仕様経験ある方歓迎Synipsys社のSpyGlass、Verilog-HDL、SysteVerilogSynoosys VCS or Cadence Xcelium、HDLデバッカ(Synopsys社Verdi3)

勤務先の情報

  • 事業内容
  • プロダクトソリューション,ITソリューション

就業環境

  • 喫煙環境
  • 禁煙(敷地内/屋内)
  • 検討リストへ保存しました。右上の「検討リスト」から確認できます。